×
模态框(Modal)标题
在这里添加一些文本
关闭
关闭
提交更改
取消
确定并提交
×
模态框(Modal)标题
×
Toggle navigation
首页
期刊介绍
期刊简介
编委会
在线期刊
当期目录
过刊浏览
投稿指南
投稿须知
版权声明
更正与撤稿须知
下载中心
论文模板
论文著作权许可使用授权书
期刊订阅表
出版伦理
期刊订阅
联系我们
English
位同步时钟提取电路的设计与实现
岳志琪 杨晨茜 孙玲 李竹
Design and Implementation of a Bit Synchronous Clock Extraction Circuit
YUE Zhi-qiYANG Chen-xiSUN Ling LI Zhu
电脑与电信 . 2019, (
1-2
): 13 -16 .