目前在中央处理器(CPU) 中，卷积神经网络存在速度慢、功耗高的缺点，针对深度学习中的卷积神经网络所需计
算时间长、消耗资源多、卷积运算量大的问题，提出了使用现场可编程门阵列(FPGA) 硬件平台对卷积神经网络图像识别系统
进行加速，对卷积神经网络的进行算法改进和加速。设计了卷积层并行计算的流水线模块和池化层改进模块，还通过数据量
化的方式减少FPGA资源耗费。最后，使用MINST数据集对算法进行评估，在Zynq7010和CPU上进行验证。实验结果表明，
设计的方法资源占用率低，识别速度快，适合实际领域使用。
