NanoTime在65nm 高速SRAM IP 设计中的应用

全文: PDF(0 KB)
输出: BibTeX | EndNote (RIS)

摘要随着集成电路制造工艺发展到90nm以下，纳米级效应对时序的影响越来越显著。对于全定制数字电路，精确评估内部信号完整性（SI）尤为重要。高速SRAM IP 采用65nm工艺全定制设计，我们选择Synopsys 公司的NanoTime 来分析信号完整性。本文详细介绍了NanoTime静态时序分析、SI 分析、时序模型提取在SRAM IP设计中的应用。

	服务
	把本文推荐给朋友
	加入引用管理器
	E-mail Alert
	RSS
	（）
	作者相关文章
	张家训

关键词 ： NanoTime, 静态时序分析, SI 分析, 时序模型提取

Abstract：As the IC process below 90nm, nanometer effect is more evident. For custom digital logic, how to analyze Signal Integrity (SI) is very important. The high speed SRAM IP is designed by 65nm process. Our design team used NanoTime for signal integrity checking. This paper introduces NanoTime application of static timing analysis, timing model generation and SI analysis in the high speed SRAM IP design.

Key words： NanoTime static timing analysis SI analysis timing model generation

年卷期日期: 2017-07-10 出版日期: 2017-11-16

ZTFLH:

TP333

作者简介: 张家训（1982-），男，山东烟台人，硕士研究生，工程师，研究方向为集成电路设计。

引用本文:

张家训. NanoTime在65nm 高速SRAM IP 设计中的应用[J]. 电脑与电信, 2017, 1(7): 51-55.
Zhang Jiaxun. The Application of NanoTime in High Speed SRAM IP Designing with 65nm Process. Computer & Telecommunication, 2017, 1(7): 51-55.

链接本文:

http://www.computertelecom.com.cn/CN/ 或 http://www.computertelecom.com.cn/CN/Y2017/V1/I7/51

[1]	刘硕, 辛刚. 一种细粒度均衡的新型分布式文件放置算法[J]. 电脑与电信, 2018, 1(1-2): 41-43.
[2]	杜纪魁. 基于Swift 对象存储的移动网盘客户端设计[J]. 电脑与电信, 2017, 1(12): 79-81.
[3]	贾柱良, 杜明, 兰韬, 裴国旭. 基于65nm高速SRAM全定制设计[J]. 电脑与电信, 2017, 1(7): 44-47.
[4]	梁思文, 刘建新, 黄典尉. 一种基于系统级的SRAM 电源评估方法[J]. 电脑与电信, 2017, 1(6): 39-41.
[5]	范月祺. 云储存系统结构模型及安全策略[J]. 电脑与电信, 2017, 1(4): 34-35.
[6]	李华. 相变存储器的存储技术教学研究[J]. 电脑与电信, 2017, 1(3): 69-71.
[7]	殷存举, 邵小兰. 实时碰撞检测算法中的数据缓存优化技术研究[J]. 电脑与电信, 2016, 1(5): 54-56.