基于65nm高速SRAM全定制设计

全文: PDF(0 KB)
输出: BibTeX | EndNote (RIS)

摘要工艺进入65nm后，芯片集成度越来越高，器件的尺寸原来越小，加上走线宽度的减少，互连寄生效应越来越大，对SRAM 的性能的影响也愈加显著。本文从全定制的设计流程出发，介绍了怎样实现SRAM不同功能模块之间的版图布局和IP的设计。在保证模块性能的同时，减少互连寄生对SRAM的影响，保证SRAM的高速运行。

	服务
	把本文推荐给朋友
	加入引用管理器
	E-mail Alert
	RSS
	（）
	作者相关文章
	贾柱良
	杜明
	兰韬
	裴国旭

关键词 ： SRAM, 全定制, 版图, 高速

Abstract：As the technology minimum size reaches to 65nm, the chip integration is more and more high, the size of the device is smaller and the width of the line is also reduced. Because of these factors, the parasitic effect is larger and becomes more important to SRAM. This article uses the full custom design flow, introduces how to realize SRAM using different function module layout and IP module. It reduces the impact of interconnect parasitic and guarantees the high speed running of SRAM.

Key words： SRAM full custom design layout high speed

年卷期日期: 2017-07-10 出版日期: 2017-11-16

ZTFLH:

TP333

作者简介: 贾柱良（1979-），男，湖南永州人，硕士研究生，工程师，研究方向为集成电路设计。

引用本文:

贾柱良, 杜明, 兰韬, 裴国旭. 基于65nm高速SRAM全定制设计[J]. 电脑与电信, 2017, 1(7): 44-47.
Jia Zhuliang, Du Ming, Lan Tao, Pei Guoxu. Full Custom Design of High Speed SRAM Based on 65nm. Computer & Telecommunication, 2017, 1(7): 44-47.

链接本文:

http://www.computertelecom.com.cn/CN/ 或 http://www.computertelecom.com.cn/CN/Y2017/V1/I7/44

[1]	周太平刘春兰蒲华侨. 轨检小车在高速铁路轨道检测及精调中的应用[J]. 电脑与电信, 2018, 1(11): 66-70.
[2]	侯建平, 张家训, 何凯. 一种封装管壳快速建模方法[J]. 电脑与电信, 2017, 1(6): 34-36.
[3]	贾柱良, 杜明, 黄阁飞. 一种由反相器构成的全定制时钟树[J]. 电脑与电信, 2017, 1(6): 37-38.
[4]	梁思文, 刘建新, 黄典尉. 一种基于系统级的SRAM 电源评估方法[J]. 电脑与电信, 2017, 1(6): 39-41.
[5]	许迪, 孙长江, 罗尧宇. 一种基于基准电压的高速IO[J]. 电脑与电信, 2017, 1(6): 45-47.
[6]	宋　沛 ;罗　琼 . 基于VHDL的简易CPU的设计和实现[J]. , 2010, 1(08): 0-0.